Mobile Industry Processor Interface（MIPI）Allianceは、スマートフォン向けのハードウェアやソフトウェアインターフェースの標準化を目的として、2003年に設立されました。現在は、モバイル機器や自動車におけるチップセット、プロセッサ、周辺機器（センサーやディスプレイ）間のインターフェースを定義するための、包括的な仕様群を提供しています。

MIPIアライアンスは、モバイル機器向けに以下の6種類のインターフェース仕様：物理層、マルチメディア、チップ間接続、デバイス制御およびデータ管理、システムデバッグ、ソフトウェア統合を策定しているこれらの各インターフェースは、モバイル機器に求められる基本的な特性である低消費電力、高帯域幅、少ないピン数、および低電磁干渉（EMI）を実現することを目的としています。

・物理層：送受信される信号の電気的特性を規定します。
（例：C-PHY、D-PHY、M-PHYなど）

・マルチメディア：周辺デバイス向けの信号をエンコード／デコードするためのプロトコルを規定します。
（例：CSI-2、DSI-2など）

・チップ間通信：MIPIプロセッサとコンポーネント間で送受信されるデータの通信プロトコルを規定します。
（例：DigRF、UniProなど）

・デバイス制御：データ管理：MIPIサブシステムの管理・監視に使用される制御信号を標準化します。
（例：I3C、RFFE、SPMI、BIFなど）

・システムデバッグ：MIPIセンサーや周辺デバイスへのデバッグ、テスト、診断用アクセスを標準化します。
（例：I3C経由のデバッグ、USB経由のデバッグなど）

・ソフトウェア統合：MIPIコンポーネントがOS、ドライバー、ファームウェアから統一的に制御されるよう、ソフトウェアとハードウェア間のインターフェースを標準化します。
（例：DisCo、HCI、TCRIなど）

物理層仕様である D-PHY とC-PHY は、主に映像関連コンポーネント（例えば、カメラやディスプレイ）とのインターフェース接続を目的として策定されています。これらの仕様は、帯域幅の拡張性と低消費電力を実現するために設計されており、MIPIデバイス間の物理的・電気的インターフェースを定義しています。また、低レベルのタイミング仕様や通信プロトコルについても規定しています。
標準チャネルにおける伝送速度を以下に示します。

・2.5 Gbps (v1.2)
・4.5 Gbps (v2.X)
・9.0 Gbps (v3.X)
 

・6.4 Gbps (v1.1)
・8.0 Gbps (v1.2)
・13.7 Gbps (v2.X, v3.0)
・17.8 Gbps (v3.1)
 

単一の D-PHYインターフェース は、最大4本の差動信号レーン（必須1本、オプション3本）をサポートします。クロック信号は、プライマリデバイスによって クロック転送モード（FCM） または クロック埋め込みモード（ECM） のいずれかの方式で供給されます。
FCMでは、クロック信号は専用の差動レーンを介して伝送されます。一方、ECMでは、クロックは埋め込みデータストリームから復元されるため、専用のクロックレーンは不要です。
D-PHY仕様では、各レーンに対して特性インピーダンス100 ohmを目標とする差動接続が要求されています。ただし、送信側の差動出力インピーダンスは80 ohmから125 ohmの範囲で変動することがあります。

C-PHYプロトコルでは、受信側で3本のシングルエンド接続間の電圧差を検出することにより、データの符号化および復号化を行います。そのため、各レーンは下図に示すように3本のシングルエンド接続で構成されます。
C-PHY仕様では、各シングルエンド接続のインピーダンスを50 ohmとすることが要求されます。この構成により、信号伝送時の差動モードインピーダンスは100 ohm、コモンモードインピーダンスは25 ohmとなります。また、クロックは埋め込みデータストリームから復元されるため、C-PHYインターフェースには専用のクロック接続は存在しません。

D-PHYとC-PHYリンクでは、規定された伝送速度を実現するうえで、シグナルインテグリティ（SI）が極めて重要となります。高速伝送媒体においては、以下のような電気的現象によって、シグナルインテグリティ性能が低下する可能性があります。

・挿入損失（IL） 
・反射損失（RL） 
・近端クロストーク（NEXT） 
・遠端クロストーク（FEXT） 
・電磁干渉（EMI）

挿入損失（IL）は、主に絶縁材料の誘電特性と信号経路の直列抵抗によって決まります。一方、反射損失（RL）は、信号経路上にある各コンポーネント間のインピーダンス不整合によって生じます。クロストーク（NEXT, FEXT）は、隣接する信号経路間の電磁結合によって発生します。同軸ケーブルを使用するシステムでは、信号導体同士が近接するコネクタ部分でクロストークが発生するのが一般的です。
これらすべてのSIパラメータ（IL、RL、NEXT、FEXT）は、材料特性と構造・形状を適切に制御することで、コネクタ設計において最適化できます。

嵌合した接続部のSI性能は、プラグとレセプタクルが確実に嵌合し、機械的に保持されている場合にのみ保証することができます。そのため、嵌合状態におけるSI性能を維持するには、十分な保持力が不可欠です。
プラグに機械的ロック機構を追加してレセプタクルと確実に固定することで、保持力が大幅に向上します。特に、相互接続部が大きな衝撃や振動に耐える必要があるモバイル機器用途では、コネクタの機械的ロック機構が必要不可欠となる場合があります。
 

シングルエンド伝送では、EMI（電磁干渉） は主に、シールドの不連続部や開口部から高周波エネルギーが漏洩することによって発生します。これらの開口部は通常、不適切な終端処理や不十分なシールド機構によって、コネクタの嵌合部付近に生じます。

差動信号伝送では、EMI（電磁干渉） は主に抑制されていないコモンモード信号に起因します。これらのコモンモード信号は、その大部分がコネクタの嵌合接続部におけるモード変換によって発生します。高速伝送用コネクタは、信号の平衡性を維持し、モード変換を最小限に抑えるよう設計されています。しかしながら、シールド終端部の製造公差の影響により、ある程度のモード変換が発生することは避けられません。

EMI（電磁干渉）による放射や外部からの影響を低減する最も効果的な方法は、コネクタ内部の信号伝送経路をグランドによって完全に囲い込むことです。I-PEXは、厳しいEMI認証要件に対応するため、完全シールド構造を備えたコネクタを提供しています。

I-PEXは、シグナルインテグリティ（SI）を最大化し、電磁干渉（EMI）を最小限に抑え、高い保持力を実現するよう設計されたコネクタとケーブルアッセンブリの製造を専門としています。そのため、当社の製品はD-PHYやC-PHYのような高速インターフェースに最適なソリューションです。
I-PEXのCABLINE^®シリーズおよびNOVASTACK^®シリーズは、長年にわたりD-PHYとC-PHYデバイス間の接続用途で幅広く採用されています。その主な特長を以下に示します。

CABLINE^®シリーズ (CABLINE^®-CA II・CABLINE^®-UM)

I-PEXのCABLINE^®シリーズは、業界初の細線同軸コネクタシリーズです。1996年の発売以来、CABLINE^®コネクタは、USB4、Thunderbolt、PCIe Gen 6/7、MIPI D-PHY、MIPI C-PHY などの高速インターフェースを接続する用途において広く採用されています。

*特性インピーダンスの不整合

同シリーズのCABLINE^®-CA II、CABLINE^®-UMは、以下の優れた特長により、D-PHYおよびC-PHYインターフェースの接続用途で広く採用されています。

・優れたシグナルインテグリティ（CABLINE^®-CA II：最大32 Gbps/lane対応、CABLINE^®-UM：最大40 Gbps/lane PAM3対応）
・高い保持力（メカニカルロック機構）
・優れたEMI抑制性能（嵌合時に360°シールドを実現）
・広い動作温度範囲（-40 ～ 105℃）

CABLINE^®-CA II、CABLINE^®-UMコネクタは、モバイル機器における高速通信リンクに必要とされる機械的安定性とシグナルインテグリティを提供します。
CABLINE^®コネクタのもう一つの利点は、その柔軟性です。ケーブルアッセンブリは、ピン数やケーブル種類に応じてさまざまな構成に対応可能です。
標準的なピン数と同軸ケーブルサイズのオプションについては、上表に示しています。また、CABLINE^®-CA IIとCABLINE^®-UMコネクタのシミュレーションによるシグナルインテグリティ性能を以下に示します。

NOVASTACK^®シリーズ (NOVASTACK^® 35-HDP・NOVASTACK^® 35-HDN)

I-PEXのNOVASTACK^®シリーズは、基板対基板および基板対FPC接続向けに設計された高密度コネクタです。NOVASTACK^®コネクタは最大20 GHzの周波数に対応しており、さまざまな嵌合高さおよびFPCタイプを取り揃えています。

NOVASTACK^® 35-HDP、NOVASTACK^® 35-HDNコネクタは、以下の特長により、モバイル機器におけるPCB間のC-PHYおよびD-PHY信号の配線に最適です。

・優れた信号品質（最大40 Gbps対応）
・高い信号密度（最大62 pin）
・低背設計（嵌合高さ0.7 mm）
・優れたEMI抑制性能（嵌合時に360°シールドを実現）
・専用電源端子を搭載（4極、4.5 A/pin、NOVASTACK^® 35-HDPのみ）

物理的なロック機構がない場合でも、基板対基板接続では基板が固定されているため、接続の安定性が損なわれることはほとんどありません。一方、基板対FPC接続では、信頼性の高い接続を維持するために十分な保持力が求められます。NOVASTACK^® 35-HDPやNOVASTACK^® 35-HDNコネクタは、ロック機構を備えていなくても、過酷な使用環境に耐えられるよう設計されています。
対応芯数については上記の表をご参照ください。

NOVASTACK^® 35-HDP、NOVASTACK^® 35-HDNコネクタのシミュレーションによるSI性能を以下に示します。

ケーブルアッセンブリに使用されるコネクタには、シグナルインテグリティ（SI）を最大限に高めること、電磁干渉（EMI）を最小限に抑えること、そして十分な保持力を確保することが求められます。アッセンブリ用ケーブルの選定において、I-PEXは細線同軸ケーブルとフレキシブルプリント基板ケーブルの2つの選択肢を提供しています。CABLINE^®シリーズは主に細線同軸ケーブル向けに設計されており、NOVASTACK^®シリーズはFPC向けに設計されています。

以下の点を、ケーブル選定時に考慮する必要があります。

・特性インピーダンス – 信号反射（RL）を最小限に抑えるため、ケーブルの特性インピーダンスは、コネクタおよびトランスミッタ／レシーバのインピーダンスと一致させる必要があります。また、特性インピーダンスは、曲げ、ねじり、熱衝撃などの機械的・環境的ストレス下でも安定している必要があります。
・挿入損失（Insertion Loss: IL） – ケーブルアッセンブリ（コネクタとケーブル）の挿入損失は、システムのインピーダンスを基準とした場合、システムの許容挿入損失内に収める必要があります。
・リターンロス（Return Loss: RL） – ケーブルのリターンロスは、ケーブルの特性インピーダンスを基準とした場合、最小限に抑える必要があります。

I-PEXは、ピン数やケーブルタイプをカスタマイズできる高速インターコネクトの設計・製造を専門としています。モバイル機器におけるD-PHYおよびC-PHY接続に適したソリューションも提供しています。
本記事では、CABLINE^®-CA II、CABLINE^®-UM、NOVASTACK^® 35-HDP、NOVASTACK^® 35-HDNを取り上げましたが、I-PEXには同等レベルのシグナルインテグリティ、機械的信頼性、設計の柔軟性を実現する他の製品シリーズもございます。詳細については、お問い合わせください。